



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Yoshiaki Kitano, et al.

Atty. Docket No. 075834.00479

Serial No.: 10/ 815,875

Group Art Unit: 2811

Filed: April 1, 2004

Invention: "SOLID-STATE IMAGE PICKUP DEVICE AND MANUFACTURING METHOD FOR THE SAME"

SUBMISSION OF PRIORITY DOCUMENT

Commissioner:

Applicants hereby submit a certified copies of Japanese Patent Application Numbers JP2003-098783 filed April 2, 2003 and JP2003-390305 filed November 20, 2003 and hereby claims priority in the above-referenced United States patent application under the provisions of 35 USC §119. Applicants request that the claim for priority to this previously filed patent application be made of record in this application.

Respectfully submitted,


(Reg. 37.607)
Robert J. Depke
HOLLAND & KNIGHT LLP
131 Dearborn Street, 30th Floor
Chicago, IL 60603
312.422.9050
312.578.6666 fax



CERTIFICATE OF MAILING

I hereby certify that this correspondence is being deposited with the United States Postal Service as First Class Mail on August 17, 2004, in an envelope addressed to:

Mail Stop Non-Fee Amendment
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

A handwritten signature in black ink, appearing to be "Michael J. P. [unclear]", written over a horizontal line.

655692_v15

50490423 u500

日 本 国 特 許 庁
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 2 0 0 3 年 1 1 月 2 0 日
Date of Application:

出 願 番 号 特 願 2 0 0 3 - 3 9 0 3 0 5
Application Number:

ST. 10/C) : [J P 2 0 0 3 - 3 9 0 3 0 5]


願 人 ソニー株式会社
Applicant(s):

CERTIFIED COPY OF
PRIORITY DOCUMENT

2 0 0 4 年 1 月 3 0 日

特許庁長官
Commissioner,
Japan Patent Office

今 井 康 夫



【書類名】 特許請求の範囲**【請求項 1】**

入射光を光電変換する複数の光電変換領域と、前記光電変換領域から信号電荷を読み出す読み出しゲートと、前記読み出しゲートによって読み出された前記信号電荷の転送を行う転送レジスタとを基板内に備えた固体撮像素子であって、

前記基板の表面側に溝が形成され、

前記溝の底部に前記転送レジスタおよび前記読み出しゲートが形成されたことを特徴とする固体撮像素子。

【請求項 2】

前記固体撮像素子は、前記読み出しゲートおよび前記転送レジスタに電圧を印加する電極を備え、該電極の前記転送レジスタ方向に形成された部分は、前記溝内に形成されている

ことを特徴とする請求項 1 記載の固体撮像素子。

【請求項 3】

前記光電変換領域を個々に分離する画素分離領域が、前記基板内の前記溝の下部に形成されている

ことを特徴とする請求項 2 記載の固体撮像素子。

【請求項 4】

少なくとも前記電極と前記溝の側壁との間を埋め込むように遮光膜が形成されている

ことを特徴とする請求項 1 記載の固体撮像素子。

【請求項 5】

前記電極の転送レジスタ方向に形成された部分は、前記溝内の前記画素分離領域の少なくとも一部上および前記転送レジスタ上および前記読み出しゲート上に形成されている

ことを特徴とする請求項 3 記載の固体撮像素子。

【請求項 6】

前記電極の転送レジスタ方向に形成された部分は、前記溝内で、前記画素分離領域の少なくとも一部上および前記転送レジスタ上および前記読み出しゲートの一部上に形成されている

ことを特徴とする請求項 3 記載の固体撮像素子。

【請求項 7】

前記溝の側壁は傾斜面で形成されている

ことを特徴とする請求項 1 記載の固体撮像素子。

【請求項 8】

前記傾斜面の基板は p 型層で形成されている

ことを特徴とする請求項 7 記載の固体撮像素子。

【請求項 9】

前記遮光膜はパルス電圧が印加される

ことを特徴とする請求項 4 記載の固体撮像素子。

【請求項 10】

前記遮光膜は直流電圧が印加される

ことを特徴とする請求項 4 記載の固体撮像素子。

【請求項 11】

前記読み出しゲートは前記溝の底部の前記基板より前記溝の一方側における側壁部の前記基板を含んでこの側壁部の上部における前記基板にわたって形成される

ことを特徴とする請求項 1 記載の固体撮像素子。

【請求項 12】

前記溝は格子状に形成されている

ことを特徴とする請求項 1 記載の固体撮像素子。

【請求項 13】

前記溝は複数段に形成されている

【書類名】 特許願
【整理番号】 0390379602
【提出日】 平成15年11月20日
【あて先】 特許庁長官 殿
【国際特許分類】 H01L 27/14
【発明者】
 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内
 【氏名】 北野 良昭
【発明者】
 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内
 【氏名】 唐澤 信浩
【発明者】
 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内
 【氏名】 黒岩 淳
【発明者】
 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内
 【氏名】 阿部 秀司
【発明者】
 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内
 【氏名】 佐藤 充
【発明者】
 【住所又は居所】 東京都品川区北品川 6 丁目 7 番 3 5 号 ソニー株式会社内
 【氏名】 大木 洋昭
【特許出願人】
 【識別番号】 000002185
 【氏名又は名称】 ソニー株式会社
【代理人】
 【識別番号】 100086298
 【弁理士】
 【氏名又は名称】 船橋 國則
 【電話番号】 046-228-9850
【先の出願に基づく優先権主張】
 【出願番号】 特願2003- 98783
 【出願日】 平成15年 4月 2日
【手数料の表示】
 【予納台帳番号】 007364
 【納付金額】 21,000円
【提出物件の目録】
 【物件名】 特許請求の範囲 1
 【物件名】 明細書 1
 【物件名】 図面 1
 【物件名】 要約書 1
 【包括委任状番号】 9904452

ことを特徴とする請求項 1 記載の固体撮像素子。

【請求項 1 4】

前記溝は 2 段に形成され、

前記溝の第 1 段目の側壁部が前記読み出しゲートに含まれ、

前記溝の第 2 段目の側壁部における少なくともその一部が前記転送レジスタに含まれることを特徴とする請求項 1 3 記載の固体撮像素子。

【請求項 1 5】

複数の画素領域を個々に分離する画素分離領域と、入射光を光電変換する複数の光電変換領域と、前記光電変換領域から信号電荷を読み出す読み出しゲートと、前記読み出しゲートによって読み出された前記信号電荷の転送を行う転送レジスタとを基板内に備えた固体撮像素子の製造方法であって、

前記基板に溝を形成した後、

前記溝の底部の前記基板に前記画素分離領域、前記垂直レジスタおよび前記読み出しゲートが形成する工程と、

前記溝内に前記電極を形成する工程と

を備えていることを特徴とする固体撮像素子の製造方法。

【請求項 1 6】

前記電極を形成した後、前記電極と前記溝側壁との間を、前記層間絶縁膜を介して埋め込むように前記遮光膜を形成する工程

を備えていることを特徴とする請求項 1 5 記載の固体撮像素子の製造方法。

【請求項 1 7】

前記溝は格子状に形成される

ことを特徴とする請求項 1 5 記載の固体撮像素子の製造方法。

【請求項 1 8】

前記溝は複数段に形成される

ことを特徴とする請求項 1 5 記載の固体撮像素子の製造方法。

【請求項 1 9】

前記溝は、前記基板を直接エッチングすることにより形成される

ことを特徴とする請求項 1 5 記載の固体撮像素子の製造方法。

【請求項 2 0】

前記溝は、前記基板を局所酸化して局所酸化膜を形成した後、前記局所酸化膜を除去して形成される

ことを特徴とする請求項 1 5 記載の固体撮像素子の製造方法。

【書類名】明細書

【発明の名称】固体撮像素子およびその製造方法

【技術分野】

【0001】

本発明は、固体撮像素子およびその製造方法に関し、詳しくは遮光膜を有するインターレース式の固体撮像素子およびその製造方法に関するものである。

【背景技術】

【0002】

従来のインターレース型の固体撮像素子は、図16(1)のレイアウト図および図16(2)の概略構成断面図に示すように、平坦なN型のシリコン基板111に光電変換領域112が形成されている。この光電変換領域112は、上層にP⁺層からなるホールアキュムレーション層113が形成され、その下層にN型層114が形成されてなる。この光電変換領域112のN型層114は、シリコン基板111表面に上記ホールアキュムレーション層113が形成されるためにシリコン基板111の深い位置まで形成される。上記光電変換領域112の一方側には、読み出しゲート115を介して垂直レジスタ116が形成されている。この垂直レジスタ116は上層にN型層117を備え、その下層にP⁺型層118をそなえている。さらに画素領域を分離する画素分離領域119が形成されている。上記光電変換領域112の他方側には画素分離領域119を介してこの画素に隣接する別の画素の垂直レジスタ116が形成されている。この場合垂直レジスタ116の上層に形成されるN型層117は電荷をより多く蓄積させるために、できるだけシリコン基板111表面に形成されている。上記垂直レジスタ116上および読み出しゲート115上には、絶縁膜121を介して電荷読み出しおよび電荷転送電極となる電極122が形成されている。ここでは、2層構造の電極を示した。さらに、層間絶縁膜131を介して上記光電変換部112上に開口部132を設けた遮光膜133が形成されている。

【0003】

通常、電荷を光電変換領域112より垂直レジスタ116に読み出すときには電荷読み出し電極および電荷転送電極となる電極122に電圧をかけて、垂直レジスタ116および読み出しゲート115のポテンシャルを変動させる。そして読み出しゲート115のポテンシャルを光電変換領域112のN型層114のポテンシャルより低くなるまで電荷読み出し電極および電荷転送電極となる電極122に電圧を印加し続ける。

【0004】

しかし、読み出しゲート115のポテンシャルを光電変換領域112のN型層114のポテンシャルより低くなるまで電圧122に電圧を印加し続ける際に、従来の構造においては光電変換領域112のN型層114が垂直レジスタ116のN型層117に対してシリコン基板111の深い位置に配置されているので、読み出しゲート115のポテンシャルを変動させて光電変換領域112のN型層114のポテンシャルより低くさせるのに非常に大きな電圧が必要となっていた。また、ホールアキュムレーション層113の熱による横方向の拡散によって読み出しゲート115のポテンシャルが変調を受け、電荷読み出し経路となる読み出しゲート115における最大ポテンシャルの位置がシリコン基板111の深い位置に移行する。その結果、読み出し電圧に対するその位置のポテンシャルの変動量が小さくなり、読み出し電圧がさらに高くなるという問題があった。

【0005】

また、今後さらなる多画素化が進むにしたがって画素サイズのさらなるシュリンクが必要になってきている。しかし画素特性の維持は必要なため、これ以上の電極等の低段差化は困難であった。そのため画素サイズのシュリンクに伴い集光の悪化が考えられる。

【0006】

それは、読み出し電圧の低減と読み出し電圧の制御性マージンの拡大を目的として、フォトダイオードと垂直転送部とをアレイ状に配列した固体撮像装置であって、基板表面に形成した溝を備え、電荷をフォトダイオードから垂直転送部へ読み出す際に使用する読み出し電極および電荷を転送する転送電極に対向するチャンネルとして、上記溝を用いる構

成の固体撮像装置（例えば、特許文献1参照。）である。

【0007】

このように、固体撮像素子の小型・多画素化の要求により固体撮像素子を微細化するには、垂直転送部の取り扱い電荷量を増やすことが必要となる。その解決案として上記特許文献1に開示されているような基板上に溝を形成する構造が提案されている。すなわち、溝側面部も垂直転送部として利用し転送の実効面積を拡大することにより垂直転送部の取り扱い電荷量の増加を意図している。一方、消費電力低減の要求からフォトダイオード部から垂直転送部への読み出し電圧を低くすることも必要である。

【0008】

【特許文献1】特開平11-97666号公報（第3-4頁、図1）

【発明の開示】

【発明が解決しようとする課題】

【0009】

解決しようとする問題点は、基板表面に溝を形成し、その溝に読み出し電極および転送電極に対向するチャンネルを形成する構成では、電荷読み出し電極および電荷転送電極となるポリシリコン電極端部は溝が形成されていない基板表面にあり、段差を低くすることが困難である点である。また、読み出しゲート部の直上に前記電極が形成されていないため、ホールアキュムレーション層の熱による横方向の拡散によって読み出しゲートのポテンシャルが変調を受け、電荷読み出し経路となる読み出しゲートにおける最大ポテンシャルの位置がシリコン基板の深い位置に移行する。その結果、読み出し電圧に対するその位置のポテンシャルの変動量が小さくなり、読み出し電圧がさらに高くなるという問題を解決できない点である。また、上記ポリシリコン電極を覆う遮光膜を形成したとしても、遮光膜が単に基板表面上のポリシリコン電極を覆う構成となるため、十分な遮光効果が得られずスミア特性の悪化が考えられる点である。また、低電圧化のためには読み出し部の幅を狭めることが有効であるが、ブルーミングを発生しやすくなる問題がある。そこで、垂直転送部の取り扱い電荷量の向上と読み出し電圧の低減化を同時に実現することが求められている。

【課題を解決するための手段】

【0010】

本発明の第1固体撮像素子は、入射光を光電変換する複数の光電変換領域と、前記光電変換領域から信号電荷を読み出す読み出しゲートと、前記読み出しゲートによって読み出された前記信号電荷の転送を行う転送レジスタとを基板内に備えた固体撮像素子であって、前記基板の表面側に溝が形成され、前記溝の底部に前記転送レジスタおよび前記読み出しゲートが形成されたことを最も主要な特徴とする。

【0011】

本発明の第2固体撮像素子は、前記基板に格子状に溝が形成されたことを最も主要な特徴とする。また本発明の第3固体撮像素子は、前記溝が複数段に形成されたことを特徴とする。

【0012】

本発明の固体撮像素子の製造方法は、複数の画素領域を個々に分離する画素分離領域と、入射光を光電変換する複数の光電変換領域と、前記光電変換領域から信号電荷を読み出す読み出しゲートと、前記読み出しゲートによって読み出された前記信号電荷の転送を行う転送レジスタとを基板内に備えていることを最も主要な特徴とする。

【発明の効果】

【0013】

本発明の固体撮像素子では、基板に溝が形成され、溝の底部の基板に垂直レジスタおよび読み出しゲートが形成され、電極の垂直転送方向に形成された部分は溝内に形成されることから、光電変換領域のN型層と、垂直レジスタのN型層および電極の基板深さ方向の距離が縮まり、その結果、電荷読み出し経路における最大ポテンシャルの電極に印加される電圧に対する変動量が大きくなることで、読み出し電圧が低電圧化されるという利点がある。

ある。また、光電変換領域のホールアキュムレーション層の熱による拡散も溝の段差部で遮断され、読み出しゲートのポテンシャルが影響を受けることが無くなり、これによっても読み出し電圧の低電圧化が可能になるという利点がある。また、電極は溝の中に埋め込まれる構造になるために水平方向の低段差化が可能になり、集光が改善され、感度、シェーディング、等の画素特性の改善が可能になるという利点がある。また遮光膜を、電極と溝側壁との間に層間絶縁膜を介して埋め込むように形成されることによって、垂直レジスタに飛び込む直接光によるスミア成分が低減されるという利点がある。

【0014】

上記第2固体撮像素子によれば、基板に溝、すなわち格子状の溝を形成したことから、垂直転送方向とともに水平転送方向にも溝内に電極および遮光膜の一部を埋め込むことができるので、さらなる段差の低減が図れるとともに、前記第1固体撮像素子と同様な作用・効果が得られるという利点がある。また上記第3固体撮像素子によれば、溝を複数段に形成したことから、読み出し電圧を低減しつつ、垂直転送部の取り扱い電荷量を増やす事ができる。また読み出し電圧を減らすことにより消費電力の低減が図られ、光電変換部から電荷の読み残しによる不良を低減することができる。さらに垂直転送部の取り扱い電荷量を増やすことにより、飽和信号量を増やすことが可能になる。

【0015】

上記本発明の固体撮像素子の製造方法では、電極と溝側壁との間を埋め込むように遮光膜を形成することから、垂直レジスタに飛び込む直接光によるスミア成分が低減されるという利点がある。また、溝内に電極が埋め込まれることから、電極上の段差の低減が図れる。これにより、集光が改善され、感度、シェーディング、等の画素特性の改善が可能になるという利点がある。

【発明を実施するための最良の形態】

【0016】

単位画素サイズの縮小にともなうスミア悪化を抑制すること、基板表面の段差を低減すること、光電変換領域表面のホールアキュムレーション層の影響を抑制することで読み出し電圧を低減することという目的を、基板に溝を形成し、その溝の底部の基板に画素分離領域、転送レジスタおよび読み出しゲートを形成し、転送レジスタおよび読み出しゲートの電極の垂直転送方向に形成された部分は溝内に形成することによって実現した。

【実施例1】

【0017】

本発明の固体撮像装置に係る第1実施例を、図1によって説明する。図1(1)は平面レイアウト図を示し、図1(2)は平面レイアウト図におけるA-A線断面の概略構成断面図を示す。

【0018】

図1に示すように、基板11に溝51が形成されている。この溝51は、例えば転送レジスタ方向(垂直転送方向)に形成される電極の形成領域に形成される。上記溝51は、光電変換領域12の上層に形成されるホールアキュムレーション層(正孔蓄積層)13とN型層14との接合部の深さと同程度の深さ以下、例えば基板11表面から $0.01\mu\text{m}$ ~ $5\mu\text{m}$ の深さに形成される。上記基板11は、半導体基板、例えばシリコン基板からなる。上記溝51に隣接して、光電変換領域12が形成されている。この光電変換領域12は、上層にホールアキュムレーション層13を備え、その下層にN型層14を備えている。また、上記溝51の底部における基板11には、上記光電変換領域11側より読み出しゲート15、垂直レジスタ16、画素分離領域19が形成されている。上記読み出しゲートはP⁻型層からなる。上記転送レジスタ(垂直レジスタ)16は、上層にN型層17を備え、その下層にP⁺型層18を備えている。

【0019】

上記溝51の内面を含む上記基板11表面にはゲート絶縁膜21が形成され、上記溝51内の上記ゲート絶縁膜21上には電荷読み出し電極および電荷転送電極となる電極22が形成されている。ここでは、電極22を2層構造に形成しているが、1層構造、3層構

造、4層構造であってもよい。この電極22は、図示したように、読み出しゲート15および垂直レジスタ16の直上に形成されることが好ましい。

【0020】

さらに、上記電極22を被覆する層間絶縁膜31が上記基板11表面に形成されている。さらに上記層間絶縁膜21を介して上記溝11の側壁と上記電極22間の隙間を埋め込むように、上記光電変換領域12上に開口部32を形成した遮光膜33が形成されている。

【0021】

上記固体撮像素子1では、溝51内に電極22が形成されていることから、読み出し電圧の低電圧化および低段差化による集光改善を可能とする。すなわち、基板11に溝51が形成され、その溝51底部の基板11に読み出しゲート15、垂直レジスタ16、画素分離領域19を形成し、その直上にゲート絶縁膜21を介して電荷読み出し電極および電荷転送電極となる電極22を形成したことにより、光電変換領域12のN型層14と、垂直レジスタ16のN型層18および電極22の基板深さ方向の距離が縮まり、その結果、電荷読み出し経路（読み出しゲート15）における最大ポテンシャルの電極22に印加される電圧に対する変動量が大きくなることで、読み出し電圧の低電圧化が可能になる。また、ホールアキュムレーション層13の熱による拡散も溝51の段差部で遮断され、読み出しゲート15のポテンシャルが影響を受けることが無くなり、これによっても読み出し電圧の低電圧化が可能になる。また、電極22を溝51の中に埋め込む構造になるために水平方向の低段差化が可能になり、集光が改善され、感度、シェーディング、等の画素特性の改善が可能になる。これについては、後に詳細に説明する。また、溝51と電極11との間の隙間に層間絶縁膜31を介して遮光膜33を埋め込むことによって垂直レジスタ16に飛び込む直接光によるスミア成分を低減できる。これについても、後に詳細に説明する。

【実施例2】

【0022】

次に、本発明の固体撮像装置に係る第2実施例を、図2の概略構成断面図によって説明する。

【0023】

図2に示すように、この第2実施例は前記第1実施例において、電極22の形成位置が以下のようにになっている。すなわち、電極22の転送レジスタ方向（垂直転送方向）に形成された部分は、溝51内の画素分離領域19の少なくとも一部上および垂直レジスタ16上および読み出しゲート15上に形成されている。その他の構成は前記第1実施例の固体撮像素子1と同様である。

【実施例3】

【0024】

次に、本発明の固体撮像装置に係る第3実施例を、図3の概略構成断面図によって説明する。

【0025】

図3に示すように、この第3実施例は前記第1実施例において、電極22の形成位置が以下のようにになっている。すなわち、電極22の転送レジスタ方向（垂直転送方向）に形成された部分は、溝51内の画素分離領域19の少なくとも一部上および垂直レジスタ16上および読み出しゲート15の一部上に形成されている。その他の構成は前記第1実施例の固体撮像素子1と同様である。

【0026】

上記第2、第3実施例のように電極22が形成されていても、スミアの低減効果、読み出し電圧の低減効果等、前記第1実施例で説明した作用効果は得られる。また、電極22形成時におけるリソグラフィ工程でのマスク合わせずれを許容することが可能になり、製造上、歩留りを高める効果が得られる。

【0027】

上記第1～第3実施例において、図4の概略構成断面図に示すように、上記溝51の側壁は傾斜面51Sで形成されてもよい。この傾斜面の傾斜角度は、基板11の表面に対して傾斜を有しかつ90度以下とする。上記溝51の側壁を傾斜面で形成することにより、遮光膜33下で反射した光L、光電変換領域（センサ）の極表面で光電変換した電荷qが直下方向もしくは光電変換領域方向に向かい、垂直レジスタ16方向に向かわなくなるため、スミアの低減とともにノイズの低減が図れる。

【0028】

上記溝51の傾斜面の基板11はP型層、例えばP⁺型層で形成されるホールアキュムレーション層13で形成されている。これによってノイズの発生を抑えることができる。

【0029】

上記第1～第3実施例において、上記遮光膜33はパルス電圧が印加されることが好ましい。もしくは、上記遮光膜33は直流電圧が印加されることが好ましい。このように、遮光膜33に電圧を印加することによりノイズの発生を抑えることができる。また遮光膜33にパルス電圧が印加されるものでは、読み出しパルスに同期させたパルスを遮光膜33に印加することができるので、読み出しを補助し、読み出し電圧を低減させることができる。さらに、遮光膜33に直流電圧が印加されるものでは、センサ部表面のピニングが強化される。また、電荷転送時においてマイナスに電圧を印加することによって読み出しゲート15のポテンシャル障壁を高く設定することが可能になり、ブルーミング特性の向上が可能である。

【0030】

上記第1～第3実施例において、上記読み出しゲート15は上記溝51の底部の基板11より上記溝51の一方側における側壁部の基板11を含んでこの側壁部の上部における基板11にわたって形成されてもよい。これによって、これによってノイズの発生を抑えることができる。

【実施例4】

【0031】

次に、本発明の固体撮像装置に係る第4実施例を、図5の平面レイアウト図および図6に示す図5の平面レイアウト図におけるB-B線断面の概略構成断面図によって説明する。

【0032】

図5に示すように、固体撮像素子2は、前記固体撮像素子1において、基板11表面に溝51が格子状に形成されていて、水平転送方向に形成された溝51内にも電極22が埋め込まれて形成されているものである。ここでは、電極22を2層構造に形成しているが、1層構造、3層構造、4層構造であってもよい。また、垂直転送方向における光電変換領域12間における溝51底部の基板11には画素分離領域61が形成されている。図面では代表して1ヶ所にのみを示したが、各転送レジスタ方向（垂直転送方向）における光電変換領域12間に画素分離領域61が形成されている。この画素分離領域61は、光電変換領域12の下方に一部かかるように形成されてもよい。上記溝51の深さは、前記第1実施例で説明したのと同様である。その他の構成は、前記第1～第3実施例で説明した固体撮像素子と同様である。

【0033】

次に、図6（1）に示すように、垂直転送方向における光電変換領域12〔前記図5参照〕間では、溝51内には、電極22の第1層目電極221が形成されている。この第1層目電極221上には絶縁膜223を介して第2層目電極222が形成されている。この例では、溝51内には、第1層目電極221が埋め込まれ、第2層目電極222は溝51内には形成されていない。さらに電極22（第2層目電極222）および溝51上を被覆するように、層間絶縁膜31を介して遮光膜33が形成されている。なお、溝51底部の基板11には画素分離領域61が形成されている。

【0034】

もしくは、図6（2）に示すように、垂直転送方向における光電変換領域12間では、

溝 5 1 内には、電極 2 2 の第 1 層目電極 2 2 1 が形成され、その上に絶縁膜 2 2 3 を介して第 2 層目電極 2 2 2 が形成されている。この例では、溝 5 1 内には、第 1 層目電極 2 2 1 および第 2 層目電極 2 2 2 が埋め込まれる。さらに電極 2 2 (第 2 層目電極 2 2 2) 上を被覆するように、かつ第 2 層目電極 2 2 2 と溝 5 1 側壁の間の隙間を埋め込むように、層間絶縁膜 3 1 を介して遮光膜 3 3 が形成されている。なお、溝 5 1 底部の基板 1 1 には画素分離領域 6 1 が形成されている。

【0035】

もしくは、図 6 (3) に示すように、垂直転送方向における光電変換領域 1 2 間では、溝 5 1 内には、電極 2 2 の第 1 層目電極 2 2 1 が形成され、その上に絶縁膜 2 2 3 を介して第 2 層目電極 2 2 2 が形成されている。さらに電極 2 2 (第 2 層目電極 2 2 2) 上を被覆するように、かつ第 2 層目電極 2 2 2 と溝 5 1 側壁の間の隙間を埋め込むように、層間絶縁膜 3 1 を介して遮光膜 3 3 が形成されている。この例では、溝 5 1 内には、第 1 層目電極 2 2 1、第 2 層目電極 2 2 2 および遮光膜 3 3 が埋め込まれる。なお、溝 5 1 底部の基板 1 1 には画素分離領域 6 1 が形成されている。したがって、溝 5 1 の深さは、第 1 層目電極 2 2 1、第 2 層目電極 2 2 2 および遮光膜 3 3 が埋め込まれる深さ以下に形成することもできる。

【0036】

ここで比較例として、転送レジスタ方向 (垂直転送方向) における光電変換領域間における従来構造を図 7 の概略構成断面図によって説明する。

【0037】

図 7 に示すように、基板 1 1 上に形成された画素分離領域 6 1 上に、電極 2 2 の第 1 層目電極 2 2 1 が形成され、その上に絶縁膜 2 2 3 を介して第 2 層目電極 2 2 2 が形成されている。さらに第 1 層目電極 2 2 1 および第 2 層目電極 2 2 2 上を被覆するように層間絶縁膜 3 1 を介して遮光膜 3 3 が形成されている。したがって、基板 1 1 表面上に第 1 層目電極 2 2 1、第 2 層目電極 2 2 2 および遮光膜 3 3 が形成されることになり、それらによる段差が非常に大きくなる。

【0038】

一方、前記図 6 によって説明した構造では、溝 5 1 内に少なくとも第 1 層目電極 2 2 1 を埋め込み、またはそれと合わせて第 2 層目電極 2 2 2、遮光膜 3 3 等を埋め込むことによって、垂直転送方向における光電変換領域 1 2 間においても、段差の低減が図れる。

【0039】

上記第 4 実施例においても、前記図 1 ~ 図 3 によって説明した前記第 1 ~ 第 3 実施例と同様に、上記電極 2 2 の垂直転送方向に形成された部分は、上記溝 1 5 内の垂直レジスタおよび読み出しゲート 1 5 上に形成されていることが好ましい。または、リソグラフィー時におけるマスク合わせずれを許容して、電極 2 2 の垂直転送方向に形成された部分は、溝 5 1 内の画素分離領域 1 9 の少なくとも一部上および垂直レジスタ 1 6 上および読み出しゲート 1 5 上に形成されてもよい。もしくは、同様の理由により、上記電極 2 2 の垂直転送方向に形成された部分は、溝 5 1 内で、画素分離領域 1 9 の少なくとも一部上および垂直レジスタ 1 6 上および読み出しゲート 1 5 の一部上に形成されてもよい。

【0040】

上記第 4 実施例において、前記図 4 の概略構成断面図に示すように、上記溝 5 1 の側壁は傾斜面で形成されてもよい。この傾斜面の傾斜角度は、基板 1 1 の表面に対して傾斜を有しかつ 90 度以下とする。上記溝 5 1 の側壁を傾斜面で形成することにより、遮光膜 3 3 下で反射した光 L、光電変換領域 (センサ) の極表面で光電変換した成分 q が垂直レジスタ 1 6 方向に向かわなくなるため、スミアの低減とともにノイズの低減が図れる。

【0041】

上記溝 5 1 の傾斜面の基板 1 1 は P 型層、例えば P⁺ 型層で形成されるホールアキュムレーション層 1 3 で形成されている。これによってノイズの発生を抑えることができる。

【0042】

上記第 4 実施例において、上記遮光膜 3 3 はパルス電圧が印加されることが好ましい。

もしくは、上記遮光膜 33 は直流電圧が印加されることが好ましい。このように、遮光膜 33 に電圧を印加することによりノイズの発生を抑えることができる。また遮光膜 33 にパルス電圧が印加されるものでは、読み出しパルスに同期させたパルスを遮光膜 33 に印加することができるので、読み出しを補助し、読み出し電圧を低減させることができる。さらに、遮光膜 33 に直流電圧が印加されるものでは、センサ部表面のピニングが強化される。また、電荷転送時においてマイナスに電圧を印加することによって読み出しゲート 15 のポテンシャル障壁を高く設定することが可能になり、ブルーミング特性の向上が可能である。

【0043】

上記第 4 実施例において、上記読み出しゲート 15 は上記溝 51 の底部の基板 11 より上記溝 51 の一方側における側壁部の基板 11 を含んでこの側壁部の上部における基板 11 にわたって形成されてもよい。これによって、これによってノイズの発生を抑えることができる。

【実施例 5】

【0044】

次に、本発明の固体撮像装置に係る第 5 実施例を、図 8 の概略構成断面図によって説明する。この第 5 実施例は上記第 1 ～第 4 実施例で説明した各固体撮像素子に適用できる構成であり、上記第 1 ～第 4 実施例で説明した各固体撮像素子に形成される溝において垂直レジスタが形成される溝底部に段差を設け、溝を複数段（図 8 では 2 段）に形成したものである。

【0045】

図 8 に示すように、基板 11 に溝 51 が複数段（図面では一例として 2 段）に形成されている。この溝 51 は、例えば転送レジスタ方向（垂直転送方向）に形成される電極の形成領域に形成される。上記溝 51 は、光電変換領域 12 の上層に形成されるホールアキュムレーション層（正孔蓄積層）13 と N 型層 14 との接合部の深さと同程度の深さ以下、例えば基板 11 表面から $0.01\mu\text{m} \sim 5\mu\text{m}$ の深さに形成される。上記基板 11 は、半導体基板、例えばシリコン基板からなる。上記溝 51 に隣接して、光電変換領域 12 が形成されている。この光電変換領域 12 は、上層にホールアキュムレーション層 13 を備え、その下層に N 型層 14 を備えている。また、上記溝 51 の底部における基板 11 には、上記光電変換領域 11 側より読み出しゲート 15、転送レジスタ（垂直レジスタ）16、画素分離領域 19 が形成されている。上記垂直レジスタ 16 は、上記溝 51 の第 2 段目（最下段）512 を含むように第 1 段目 511 底部に形成されている。上記読み出しゲートは P⁻型層からなる。上記垂直レジスタ 16 は、上層に N 型層 17 を備え、その下層に P⁺型層 18 を備えている。すなわち、読み出しゲート 15 に溝 51 の第 1 段目 511 の側壁部が含まれるように形成され、溝 51 の第 2 段目 512 の側壁部は、その少なくとも一部が垂直レジスタ 16 に含まれるように構成されている。また、基板 11 中における垂直レジスタ 16 の P⁺型層 18 下層には基板表面に平行な方向にわたって P 型ウエル 41 が形成されている。なお、上記溝 51 の第 1 段目 511 および第 2 段目 512 の各側壁を傾斜面に形成することも可能である。

【0046】

上記溝 51 の内面を含む上記基板 11 表面にはゲート絶縁膜 21 が形成され、上記溝 51 内の上記ゲート絶縁膜 21 上には電荷読み出し電極および電荷転送電極となる電極 22 が形成されている。ここでは、電極 22 を 2 層構造に形成しているが、1 層構造、3 層構造、4 層構造であってもよい。この電極 22 は、図示したように、読み出しゲート 15 および垂直レジスタ 16 の直上に形成されることが好ましい。

【0047】

さらに、上記電極 22 を被覆する層間絶縁膜 31 が上記基板 11 表面に形成されている。さらに上記層間絶縁膜 21 を介して遮光膜 33 が、上記光電変換領域 12 上に開口部 32 を形成した遮光膜 33 が形成されている。この遮光膜 33 は、図示はしないが、上記層間絶縁膜 21 を介して上記溝 11 の側壁と上記電極 22 間の隙間を埋め込むように形成す

ることもできる。

【0048】

次に溝の段差を1段（第1実施例の構成）と2段（第5実施例の構成）に形成した場合のポテンシャルをシミュレーションした。その結果を図9によって説明する。図9（1）は第1実施例の固体撮像素子の場合であり、図9（2）は第5実施例の固体撮像素子の場合である。また、図面の縦軸はポテンシャルを示し、横軸aからbは転送レジスタ方向の画素分離領域19から垂直レジスタ16のN型層18、読み出しゲート15を通り光電変換領域12のN型層14中までを示し、bからcは光電変換領域12のN型層14の深さ方向を示す。

【0049】

図9に示すように、第5実施例の固体撮像素子のほうが読み出し時において、読み出しゲート側のポテンシャル曲線が緩やかな曲線（図面丸印で示す部分）になっている。すなわちバリアがつぶれ易くなっているため、第1実施例の固体撮像素子よりも電荷を読み出し易くなるという利点がある。

【0050】

上記図8によって説明した固体撮像素子5では、第1実施例の固体撮像素子1と同様な作用効果を得ることができるとともに、溝を複数段に形成したことから、読み出し電圧を低減しつつ、垂直転送部の取り扱い電荷量を増やす事ができる。また読み出し電圧を減らすことにより消費電力の低減が図られ、光電変換部から電荷の読み残しによる不良を低減することができる。さらに垂直転送部の取り扱い電荷量を増やすことにより、飽和信号量を増やすことが可能になる。

【実施例6】

【0051】

次に、本発明の固体撮像装置に係る第6実施例を、図10の概略構成断面図によって説明する。

【0052】

図10に示すように、この第6実施例は前記第5実施例において、溝51の第1段目511が光電変換領域12に係るように形成されているものである。したがって、溝51の第1段目511の側壁部がホールアキュムレーション層13とN型層14とで構成される光電変換領域12のホールアキュムレーション層（正孔蓄積層）13に含まれ、溝51の第1段目511の底部に、光電変換領域12のN型層14の一部、読み出しゲート15および垂直レジスタ16のN型層17が形成され、その他の構成は第5実施例と同様である。

【0053】

上記第6実施例のように溝51が形成されていても、スミアの低減効果、読み出し電圧の低減効果等、前記第1、5実施例で説明した作用効果は得られる。

【実施例7】

【0054】

次に、本発明の固体撮像装置に係る第7実施例を、図11の概略構成断面図によって説明する。

【0055】

図11に示すように、この第7実施例は前記第5実施例の固体撮像素子において、溝51および垂直転送部16が以下のように構成されているものである。すなわち、溝51は2段階（第1段目511と第2段目512）に形成され、第2段目512の底部は画素分離領域19および読み出しゲート15よりも深く形成され、第2段目512の周囲にN型層17とその周囲に形成されるP⁺型層18とからなる垂直レジスタ16が形成されている。電極22はゲート絶縁膜21を介して溝51内に例えば埋め込まれるように、かつ垂直レジスタ16上に形成されている。その他の構成は前記第1実施例の固体撮像素子1と同様である。したがって、遮光膜33は、層間絶縁膜31を介して電極22を被覆するように、かつ溝51の第1段目511と電極22との間に層間絶縁膜31を介して形成され

ている。

【0056】

上記7実施例のように溝51および電極22が形成されていても、スミアの低減効果、読み出し電圧の低減効果等、前記第1、5実施例で説明した作用効果は得られる。また溝51を深く掘ることにより、垂直転送部の取り扱い電荷量を更に増やすことだでき、飽和信号量を更に増やすことが可能になる。

【0057】

上記各実施例において形成される溝51の角部は、ラウンド形状（丸みを有する形状）に形成することが好ましい。このように角部をラウンド形状に形成することにより、角部への応力集中を避けることができ、固体撮像素子の信頼性の向上が図れる。

【実施例8】

【0058】

次に、本発明の固体撮像装置の製造方法に係る第1実施例を、図12の製造工程断面図によって説明する。

【0059】

図12（1）に示すように、基板11上に酸化膜もしくは窒化膜からなるハードマスク層81を形成した後、レジスト塗布技術によりレジスト膜82を形成する。上記基板11には半導体基板として、例えばシリコン基板を用いる。次いでリソグラフィー技術によってレジスト膜82に開口部83を形成する。このレジスト膜82をエッチングマスクに用いてハードマスク層81、基板11をエッチングして、溝51を形成する。このエッチングでは、ハードマスク層81のみをエッチングマスクに用いてもよい。上記エッチングは、ドライエッチングもしくはウェットエッチングにて行う。この際に溝51の深さは、読み出し電圧の低減を実現するためには $0.01\mu\text{m}$ 以上、後に形成される光電変換領域のN型層の最もポテンシャルの深い位置までの深さが必要である。現状のデバイス構造では $5\mu\text{m}$ 程度の深さがあればよい。また溝51の側壁は、基板表面に対して傾斜を有し、その傾斜角度は90度以下とする。側壁の傾斜角は、エッチング条件を適宜選択することで決定することができる。このような傾斜角度とすれば、基本的にスミア抑制効果は得られる。実験では、溝51の深さを100nmとし、溝の側壁を 45° の傾斜面で形成した場合、約4～5dBのスミア低減効果が得られている。その後、レジスト膜82、ハードマスク層81を除去する。

【0060】

また、上記溝51は、以下のようにして形成することもできる。図12（2）に示すように、局所酸化法によって、基板11に酸化膜88を形成する。すなわち、基板11表面に犠牲酸化膜85、ハードマスク（例えば窒化膜）86を形成した後、リソグラフィー技術とエッチング技術により、溝を形成したい領域に開口部87を形成する。その後、上記ハードマスク86を用いて基板11を局所酸化し、上記局所酸化膜88を形成する。その後、上記ハードマスク86、犠牲酸化膜85、局所酸化膜88等をエッチングにより除去して、基板11に溝51を形成することもできる。また、酸化条件を適宜選択することで、溝51の側壁の傾斜角を決定することができる。

【0061】

次いで図12（3）に示すように、上記溝51の内面を含む基板11表面に垂直レジストおよび読み出しゲートのゲート絶縁膜21を形成する。

【0062】

次いで図12（4）に示すように、既存の不純物ドーピング技術（例えばイオン注入法）によって、上記溝51の底部の基板11にP⁻型層からなる読み出しゲート15を形成する。さらにP⁺型層からなる画素分離領域19を形成する。さらに、P⁺型層18とその上層にN型層17を形成して垂直レジスタ16を形成する。さらに、基板11に光電変換領域となるN型層14を形成する。上記各不純物ドーピング技術では、例えばその都度、例えばレジストマスクを形成して行う。

【0063】

次いで図12(5)に示すように、次いで、上記溝51内のゲート絶縁膜21上に電荷転送電極および読み出し電極となる電極22を形成する。この電極22は、通常の固体撮像素子の転送電極を形成する技術により形成される。この電極22は、例えば、1層構造、2層構造、3層構造もしくは4層構造に形成される。上記電極22の垂直転送方向に形成された部分は、溝51内の垂直レジスタ16および読み出しゲート15上に形成されることが好ましい。もしくは、リソグラフィ技術でのマスク合わせずれ、エッチング誤差等により、画素分離領域19の少なくとも一部上および垂直レジスタ16上および読み出しゲート15上に形成されてもよい。もしくは、画素分離領域19の少なくとも一部上および垂直レジスタ16上および読み出しゲート15の一部上に形成されてもよい。

【0064】

その次に図12(6)に示すように、不純物ドーピング技術(例えばイオン注入法)によって、上記N型層14の上層にホールアキュムレーション層(正孔蓄積層)を形成する。このようにして、N型層14およびホールアキュムレーション層13からなる光電変換領域12が形成される。この時、溝51の側壁部はエッチングダメージや、局所酸化時の応力による結晶欠陥等が発生しやすくなっているため、その箇所から発生する電子がノイズ成分となることが予想される。これを防ぐために溝51の側壁部の基板表面側にもP型不純物を注入することで、ノイズ成分を低減することが可能になる。

【0065】

次いで図12(7)に示すように、上記電極22を被覆する層間絶縁膜31を形成した後、溝51と電極11との隙間を埋め込むように上記層間絶縁膜31を介して基板11上に遮光膜33を形成する。このように、溝51と電極22との隙間の全てもしくは一部を遮光膜33で埋め込むことにより、垂直レジスタ16に直接入ってくる光の成分を遮断することができ、CCD(電荷結合素子)のノイズ成分のひとつであるスミアを低減することができる。その後、リソグラフィ技術とエッチング技術とによって、光電変換領域12上の遮光膜33を加工して開口部32を形成する。

【0066】

上記製造方法において、上記溝51の底部の深さと上記光電変換領域12の上層に形成されるホールアキュムレーション層13とN型層14との接合部の深さは同一に形成されることが望ましい。上記遮光膜33はパルス電圧が印加されるように形成することが好ましい。もしくは、上記遮光膜33は直流電圧が印加されるように形成することが好ましい。

【0067】

上記製造方法で形成された固体撮像素子は、前記第1～第4実施例で説明したような作用効果が得られる固体撮像素子となる。

【実施例9】

【0068】

次に、本発明の固体撮像装置の製造方法に係る第2実施例を、図13の製造工程断面図によって説明する。

【0069】

前記図12(3)の工程を、図13(1)に示すように、溝51の内面を含む基板11表面に薄くP⁻型の不純物を注入して、P⁻型層で読み出しゲート15を形成する。

【0070】

次いで図13(2)に示すように、ゲート絶縁膜21上に電荷読み出し電極および電荷転送電極となる電極を形成するための電極形成膜91を成膜する。

【0071】

次いで図13(3)に示すように、リソグラフィ技術およびエッチング技術により、上記電極形成膜を電荷読み出し電極および電荷転送電極となる電極形状に加工して、電極22を形成する。次いで、この電極22をマスクに用いて、いわゆる自己整合的に光電変換領域12のN型層14を形成してもよい。この製造方法によれば、読み出しゲート15は垂直レジスタ16と光電変換領域12の幅とズレで決定されるので、精度良く読み出し

ゲート 15 を作製することが可能になる。当然、生産ばらつきも低減される。この後、前記図 12 (6) によって説明した工程以降を行えばよい。

【実施例 10】

【0072】

次に、本発明の固体撮像装置の製造方法に係る第 3 実施例を、図 14 ~ 図 15 の製造工程断面図によって説明する。

【0073】

図 14 (1) に示すように、基板 11 を用意する。この基板 11 には半導体基板として、例えばシリコン基板を用いる。まず基板 11 に N 形不純物をドーピングして N 型層 14 を形成する。このドーピングは、例えばイオン注入により行う。

【0074】

さらに図 14 (2) に示すように、上記基板 11 に形成した N 型層 14 の下層に P 型不純物をドーピングして P 型ウェル 41 を形成する。

【0075】

次いで、図 14 (3) に示すように、通常のレジスト塗布技術によって、上記基板 11 上にレジスト膜を形成した後、通常のリソグラフィー技術を用いて上記レジスト膜をパターンニングして、基板 11 に溝の第 1 段目を形成するためのマスク 71 を形成する。

【0076】

次いで、図 14 (4) に示すように、上記マスク 71 を用いて基板 11 をエッチング加工し、基板 11 の表面側に溝 51 の第 1 段目 511 を形成する。その後、マスク 71 を除去する。

【0077】

次いで、図 14 (5) に示すように、通常のレジスト塗布技術によって、上記基板 11 上にレジスト膜を形成した後、通常のリソグラフィー技術を用いて上記レジスト膜をパターンニングして、基板 11 に溝の第 2 段目を形成するためのマスク 72 を形成する。

【0078】

次いで、図 14 (6) に示すように、上記マスク 72 を用いて基板 11 をエッチング加工し、第 1 段目 511 の底部に溝 51 の第 2 段目 512 を形成する。したがって、この第 2 段目 512 は上記第 1 段目 511 よりも狭くかつ深く形成されることになる。その後、マスク 72 を除去する。なお、上記溝 51 の第 1 段目 511 および第 2 段目 512 の各側壁を傾斜面に形成することも可能である。

【0079】

次いで、図 15 (7) に示すように、既存の不純物ドーピング技術（例えばイオン注入法）によって、上記溝 51 の第 1 段目 511 底部にかかるように基板 11 に P⁻型層からなる読み出しゲート 15 を形成する。さらに上記溝 51 の第 1 段目 511 底部にかかるように P⁺型層からなる画素分離領域 19 を形成する。さらに、読み出しゲート 15 と画素分離領域 19 との間の基板 11 に P⁺型層 18 を、この P⁺型層 18 の底部が読み出しゲート 15 および画素分離領域 19 より深くなるように形成し、さらに上記溝 51 の第 2 段目 512 とともに第 1 段目 511 底部にかかるように上記 P⁺型層 18 の上層に N 型層 17 を形成して、垂直レジスタ 16 を形成する。上記各不純物ドーピング技術では、例えばその都度、例えばレジストマスクを形成して行う。

【0080】

次いで、図 15 (8) に示すように、上記溝 51 の内面を含む基板 11 表面に垂直レジストおよび読み出しゲートのゲート絶縁膜 21 を形成する。

【0081】

次いで、図 15 (9) に示すように、上記溝 51 内のゲート絶縁膜 21 上に電荷転送電極および読み出し電極となる電極 22 を形成する。この電極 22 は、通常の固体撮像素子の転送電極を形成する技術により形成される。この電極 22 は、例えば、1 層構造、2 層構造、3 層構造もしくは 4 層構造に形成される。上記電極 22 の垂直転送方向に形成された部分は、溝 51 内の垂直レジスタ 16 および読み出しゲート 15 上に形成されることが

好ましい。もしくは、リソグラフィ技術でのマスク合わせずれ、エッチング誤差等により、画素分離領域 19 の少なくとも一部上および垂直レジスタ 16 上および読み出しゲート 15 上に形成されてもよい。もしくは、画素分離領域 19 の少なくとも一部上および垂直レジスタ 16 上および読み出しゲート 15 の一部上に形成されてもよい。

【0082】

次いで、図 15 (10) に示すように、上記電極 22 を被覆するように基板 11 上に層間絶縁膜 31 を形成する。

【0083】

次いで、図 15 (11) に示すように、不純物ドーピング技術（例えばイオン注入法）によって、上記 N 型層 14 の上層にホールアキュムレーション層（正孔蓄積層）13 を形成する。このようにして、N 型層 14 およびホールアキュムレーション層 13 からなる光電変換領域 12 が形成される。この時、溝 51 の側壁部はエッチングダメージや、局所酸化時の応力による結晶欠陥等が発生しやすくなっているため、その箇所から発生する電子がノイズ成分となることが予想される。これを防ぐために、溝 51 の側壁部の基板表面側にも P 型不純物を注入することで、ノイズ成分を低減することが可能になる。

【0084】

次いで、図 15 (12) に示すように、上記層間絶縁膜 31 を介して上記電極 11 上を被覆するように遮光膜 33 を形成する。その後、リソグラフィ技術とエッチング技術とによって、光電変換領域 12 上の遮光膜 33 を加工して開口部 32 を形成する。

【0085】

また、上記製造方法において、図示はしないが、上記第 1 実施例の製造方法と同様に、上記電極 11 は上記溝 51 内に埋め込むように形成することができる。この構成では、電極 11 と溝 51 の側壁との間に層間絶縁膜 31 を介して遮光膜 33 を形成することができる。このように、溝 51 と電極 22 との隙間の全てもしくは一部を遮光膜 33 で埋め込むことにより、垂直レジスタ 16 に直接入ってくる光の成分を遮断することができ、C/D（電荷結合素子）のノイズ成分のひとつであるスミアを低減することができる。

【0086】

上記製造方法において、上記遮光膜 33 はパルス電圧が印加されるように形成することが好ましい。もしくは、上記遮光膜 33 は直流電圧が印加されるように形成することが好ましい。

【0087】

上記製造方法で形成された固体撮像素子は、前記第 1、第 5 実施例で説明したような作用効果が得られる固体撮像素子となる。

【産業上の利用可能性】

【0088】

本発明の固体撮像素子およびその製造方法は、各種撮像装置の撮像素子という用途に適用するのに好適である。

【図面の簡単な説明】

【0089】

【図 1】 本発明の固体撮像装置に係る第 1 実施例を示す図面であり、(1) は平面レイアウト図を示し、(2) は平面レイアウト図における A-A 線断面の概略構成断面図である。

【図 2】 本発明の固体撮像装置に係る第 2 実施例を示す概略構成断面図である。

【図 3】 本発明の固体撮像装置に係る第 3 実施例を示す概略構成断面図である。

【図 4】 溝の側面（傾斜面）の作用効果を説明する概略構成断面図である。

【図 5】 本発明の固体撮像装置に係る第 4 実施例を示す平面レイアウト図である。

【図 6】 本発明の固体撮像装置に係る第 4 実施例を示す図面であり、図 5 の平面レイアウト図における B-B 線断面の概略構成断面図である。

【図 7】 垂直転送方向における光電変換領域間における従来構造を示す概略構成断面図である。

【図 8】本発明の固体撮像装置に係る第 5 実施例を示す概略構成断面図である。

【図 9】第 1 実施例の固体撮像素子と第 5 実施例の固体撮像素子のポテンシャル曲線を示す図である。

【図 10】本発明の固体撮像装置に係る第 6 実施例を示す概略構成断面図である。

【図 11】本発明の固体撮像装置に係る第 7 実施例を示す概略構成断面図である。

【図 12】本発明の固体撮像装置の製造方法に係る第 1 実施例を示す製造工程断面図である。

【図 13】本発明の固体撮像装置の製造方法に係る第 2 実施例を示す製造工程断面図である。

【図 14】本発明の固体撮像装置の製造方法に係る第 3 実施例を示す製造工程断面図である。

【図 15】本発明の固体撮像装置の製造方法に係る第 3 実施例を示す製造工程断面図である。



【図 16】従来のインターレース型の固体撮像素子を示す図面であり、(1)はレイアウト図であり、(2)はレイアウト図における A-A 線断面の概略構成断面図である。

【符号の説明】


【0090】

1…固体撮像素子、11…基板、12…光電変換領域、15…読み出しゲート、16…垂直レジスタ、19…画素分離領域、21…ゲート絶縁膜、22…電極、31…層間絶縁膜、33…遮光膜、51…溝


【書類名】 図面
【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】





【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】



(1)




(2)




(3)


【図 14】




【図 15】




(7)




(8)




(9)



(10)




(11)



(12)

【図 16】



【書類名】 要約書

【要約】

【課題】 固体撮像素子のスミアの低減、読み出し電圧の低減、ノイズの低減等を図る。

【解決手段】 入射光を光電変換する複数の光電変換領域12と、前記光電変換領域12から信号電荷を読み出す読み出しゲート15と、前記読み出しゲート15によって読み出された前記信号電荷の転送を行う転送レジスタ（垂直レジスタ16）とを基板11内に備えた固体撮像素子1であって、前記基板11の表面側に溝51が形成され、前記溝51の底部に前記転送レジスタおよび前記読み出しゲート15が形成されたものである。

【選択図】 図1

認定・付加情報

特許出願の番号	特願 2003-390305
受付番号	50301914909
書類名	特許願
担当官	第五担当上席 0094
作成日	平成 15 年 11 月 26 日

< 認定情報・付加情報 >

【特許出願人】

【識別番号】	000002185
【住所又は居所】	東京都品川区北品川 6 丁目 7 番 35 号
【氏名又は名称】	ソニー株式会社

【代理人】

申請人	
【識別番号】	100086298
【住所又は居所】	神奈川県厚木市旭町 4 丁目 11 番 26 号 ジェン トビル 3 階 船橋特許事務所
【氏名又は名称】	船橋 國則

特願 2 0 0 3 - 3 9 0 3 0 5

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 2 1 8 5]

1. 変更年月日	1 9 9 0 年 8 月 3 0 日
[変更理由]	新規登録
住 所	東京都品川区北品川 6 丁目 7 番 3 5 号
氏 名	ソニー株式会社